退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:浮点融合乘法加法:减少浮点加法的延迟
Javier D. Bruguera;
机译:低成本浮点融合乘法加法器的代理位
机译:带有冗余内部编码的十进制浮点融合乘法加法
机译:高效的多精度浮点乘加融合单元
机译:浮点融合乘法加法:减少了浮点加法的延迟
机译:DSP的融合浮点算法
机译:基于模型的设计浮点累加器。研究案例:支持向量机内核功能的FPGA实现
机译:减少浮点加法的平均延迟
机译:浮点加法的最佳“排序”
机译:二进制融合乘加浮点计算
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。